Intel全新堆叠式CFET晶体管技术曝露 工艺向0.2nm进军

ITF World 2023大会近日在比利时安特卫普举行，英特尔技术开发总经理 Ann Kelleher 介绍了几个关键领域的最新技术发展，其中就包括了英特尔将采用堆叠式 CFET 晶体管架构，这也是英特尔首次公开介绍新的晶体管设计，但并未提及具体的量产时间表。

英特尔还展示下一代 GAA 堆叠式 CFET 晶体管架构，将允许堆叠8个纳米片，是 RibbonFET 的4个纳米片的两倍，晶体管密度将进一步提升。

CFET 电晶体将 n 和 p 两种 MOS 元件堆叠在一起，以达成更高的密度。英特尔正在研究两种 CFET晶体管，也就是单片式和顺序式，但尚未确定最后采用哪种 CFET晶体管，或许还有其他类设计出现。

英特尔表示，凭借CFET晶体管技术，2032年将有望进化到5埃米（0.5nm），2036年将有望实现2埃米（0.2nm），CFET晶体管架构类型还会发生变化，也是不可避免的。这些技术的突破将使半导体制造工艺更加复杂，同时降低成本。此外，随着硅晶体管尺寸的减小，功耗也会降低。

（编辑：银川站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!